logo
Enviar mensaje
Wuhan Homsh Technology Co.,Ltd.
productos
Noticias
Hogar > Noticias >
Noticias de la compañía alrededor QianCore y KunCore: Los motores de doble chip de Homsh
Eventos
Contactos
Contactos: Mr. Kelvin Yi
Contacto ahora
Envíenos

QianCore y KunCore: Los motores de doble chip de Homsh

2026-05-07
Latest company news about QianCore y KunCore: Los motores de doble chip de Homsh
      En medio de la rápida evolución de la industria del reconocimiento biométrico, el profundo acoplamiento de las capacidades algorítmicas y la potencia de cálculo de los chips se está convirtiendo en una variable clave que determina la competitividad del producto. Las series QianCore y KunCore de procesadores dedicados desarrollados de forma independiente por Homsh asumen dos capacidades centrales respectivamente: reconocimiento en tiempo real en el borde y coincidencia de bases de datos a gran escala en la nube, construyendo un sistema completo de chips de reconocimiento de iris integrado en el borde y la nube.

I. ¿Por qué chips dedicados?

      Durante la última década, la industria del reconocimiento de iris ha dependido en gran medida de procesadores de propósito general (serie ARM Cortex-A) o procesadores de señal de imagen (ISP) para ejecutar algoritmos de reconocimiento. Si bien este enfoque es manejable en escenarios de electrónica de consumo, presenta cuellos de botella obvios en múltiples dimensiones clave.
      Requisitos estrictos de tiempo real: En escenarios como torniquetes de tránsito ferroviario y control de acceso rápido en aeropuertos, la latencia de un solo reconocimiento debe controlarse en menos de 500 ms; los procesadores de propósito general a menudo superan los 800 ms en modo de bajo consumo, lo que afecta directamente la experiencia de acceso.
      Restricciones estrictas de consumo de energía: Los terminales IoT industriales y los equipos fronterizos exteriores suelen depender de energía solar o de baterías. El consumo de energía a plena carga de los procesadores de propósito general (5-15 W) supera con creces el límite superior aceptable, lo que restringe la viabilidad del despliegue remoto.
      Líneas rojas de seguridad de datos no negociables: Los escenarios gubernamentales, judiciales y militares requieren que las características del iris nunca abandonen el borde. El firmware abierto de los chips de propósito general tiene riesgos de seguridad potenciales y no puede cumplir con los requisitos del Nivel 3 de Protección Clasificada y superior.
      Son estas tres restricciones las que han impulsado a Homsh al camino de la I+D de chips independientes, lo que ha dado lugar a dos líneas de productos con posicionamiento distinto y colaboración mutua: QianCore y KunCore.
últimas noticias de la compañía sobre QianCore y KunCore: Los motores de doble chip de Homsh  0

II. Arquitectura QianCore: Filosofía de diseño de hardware impulsada por algoritmos

      El concepto de diseño central de la serie QianCore es "algoritmo primero, adaptación de hardware": primero descompone con precisión el gráfico de cómputo del algoritmo Phaselirs™, luego diseña unidades de aceleración de hardware específicas, en lugar de portar forzosamente el algoritmo a un chip de propósito general.

Motor de Aceleración de Iris de Fase (PIAE)

      El cómputo central del algoritmo Phaselirs™ incluye dos pasos principales: filtrado de Gabor y codificación de fase, ambos son operaciones matriciales intensivas. QianCore integra un motor de aceleración de iris de fase (PIAE) dedicado en el chip:

      ●A través de la paralelización de tuberías de tres etapas, ejecuta el preprocesamiento de imágenes, la localización del iris y la extracción de características de manera superpuesta, aumentando el rendimiento en 2.8 veces;

      ●Implementa aceleración de punto fijo INT8 adaptada a las características numéricas de Phaselirs™, mejorando la relación de eficiencia energética en 4.1 veces con una pérdida de precisión inferior al 0.03%;

      ●La caché SRAM dedicada de 512 KB incorporada mantiene las plantillas de características del iris en el chip en todo momento, eliminando por completo el cuello de botella del ancho de banda de la DRAM externa.

Entorno de Ejecución Confiable a Nivel de Hardware (TEE-H)

      A diferencia del aislamiento a nivel de software de ARM TrustZone, QianCore implementa un entorno de ejecución confiable a nivel de hardware (TEE-H): la generación y coincidencia de vectores de características del iris se completan completamente en un dominio de seguridad físicamente aislado durante todo el proceso. Admite el almacenamiento cifrado con el cifrado nacional SM4, cumpliendo con los requisitos de GB/T 39786-2021; la tecnología de Función Física Imposible de Clonar (PUF) genera una clave de chip única, lo que evita fundamentalmente los ataques de clonación de firmware y extracción de claves.

Control Adaptativo de Calidad de Imagen (AQCC)

      En entornos de adquisición reales, las fluctuaciones de iluminación, el desenfoque de movimiento y la oclusión son los tres factores principales que afectan la precisión del reconocimiento. El módulo AQCC integrado en QianCore evalúa la calidad de los fotogramas recopilados en tiempo real antes de la canalización de procesamiento principal, y toma decisiones automáticas para activar la suplementación de luz, la readquisición o la coincidencia degradada, aumentando la tasa de fotogramas efectivos a más del 92%.

III. Portafolio de productos de doble chip, que cubre escenarios completos de borde-nube

QianCore Q80 (Lado del borde)


      Tiempo Real · Desconectado · Cero Exfiltración de Datos desde el Borde
      QianCore Q80 es el procesador dedicado insignia de Homsh construido para escenarios de despliegue en el borde. Diseñado para terminales de control de acceso, torniquetes, dispositivos portátiles, módulos y otros factores de forma, ejecuta todo el proceso de inferencia del algoritmo Phaselirs™ completamente en el lado del borde. Los datos de características del iris nunca abandonan el dispositivo durante todo el proceso, cumpliendo con los requisitos de soberanía de datos más estrictos.

      ● Latencia de reconocimiento único ≤380 ms (promedio de la industria: 600-900 ms)

      ● Consumo de energía en espera <0.8 W (promedio de la industria: 2.5-5 W)

      ● Tasa de Falsa Aceptación (FAR) <0.0001%

      ● Temperatura de funcionamiento: -40 °C ~ +75 °C

      ● Exfiltración de datos desde el borde: Desactivada (procesamiento completo en el borde)

KunCore K30 (Lado de la nube)

      Coincidencia de bases de datos 1:N a gran escala · Recuperación a nivel de cien millones · Alta concurrencia
      KunCore K30 es un chip de aceleración de coincidencia dedicado desarrollado por Homsh para escenarios de nube y servidor. Su misión principal es admitir la recuperación de iris 1:N a ultra gran escala en Sistemas Automatizados de Identificación Biométrica (ABIS) a nivel gubernamental y nacional. Después de que QianCore Q80 completa la extracción de características en el lado del borde, el vector de características cifrado se carga en el backend, donde KunCore K30 completa la coincidencia de alta concurrencia contra una base de datos de cien millones en la nube.

      ● Concurrencia masiva: admite coincidencia 1:N en tiempo real contra una base de datos de personal de diez a cien millones de entradas

      ● Clúster de alta fiabilidad: escalado horizontal de varias tarjetas con un 99.99% de disponibilidad del servicio

      ● Cumplimiento nacional: algoritmos de cifrado nacional de enlace completo, certificados por la Administración Estatal de Criptografía

      ● Formas de despliegue: nube gubernamental / nube privada / centro de datos local

últimas noticias de la compañía sobre QianCore y KunCore: Los motores de doble chip de Homsh  1

IV. Integración Borde-Nube: La Arquitectura Colaborativa de QianCore y KunCore

      QianCore y KunCore no son dos productos aislados, sino dos nodos de una arquitectura de computación de reconocimiento de iris integrada en el borde y la nube:
      [ Terminal de Recolección (Cámara / NIR) ] → [ QianCore Q80 (Inferencia en el Borde · Cero Exfiltración de Datos del Borde) ] → Carga de Características Cifradas → [ KunCore K30 (Recuperación 1:N de Cien Millones) ] → Distribución de Resultados de Coincidencia
      El valor estratégico de esta arquitectura radica en: asegurar el límite de seguridad en el lado del borde, al tiempo que se aprovecha la escalabilidad de cómputo ilimitada en la nube; no solo garantiza la soberanía de los datos, sino que también logra una capacidad de expansión horizontal ilimitada.

V. Significado Industrial: De la Dependencia a la Independencia y el Control

      En el pasado, los fabricantes nacionales de reconocimiento de iris dependían en gran medida de proveedores extranjeros (como las series TI OMAP y NXP i.MX) a nivel de chip. En el contexto de controles de exportación más estrictos, la estabilidad de la cadena de suministro enfrentó peligros ocultos significativos.
      La producción en masa de QianCore Q80 y KunCore K30 marca que Homsh ha completado un diseño independiente de pila completa desde el algoritmo → módulo → chip, y ha logrado capacidades independientes y controlables tanto en el borde como en la nube simultáneamente:

      ● Seguridad de la Cadena de Suministro: La unidad de cómputo central no depende de un solo proveedor extranjero, lo que proporciona garantías confiables a largo plazo para los clientes de infraestructura crítica.

      ● Flexibilidad de Personalización: La relación de aceleración del algoritmo, el nivel de seguridad y el protocolo de interfaz se pueden ajustar de forma flexible según las necesidades del cliente, acortando el ciclo de personalización de un promedio de la industria de 6 meses a 6 semanas.

      ● Colaboración del Ecosistema: Profundamente acoplado con la plataforma de software OVAI, se promueven las actualizaciones de hardware OTA y las iteraciones de versiones de algoritmos de forma síncrona para proteger la inversión a largo plazo de los clientes.

      QianCore Q80 asegura el borde, mientras que KunCore K30 potencia la nube. Como dos caras integrales del mismo sistema, estos dos chips forman conjuntamente el portador central de la estrategia de Homsh de "algoritmos independientes × chips independientes", marcando un paso crítico en la construcción de su foso tecnológico en la era de la colaboración borde-nube.